ARSYAD, Muhammad Humam (2019) Analisis Pengaruh Overlap Time Pada Unjuk Kerja Current Source Inverter Multilevel. Skripsi thesis, Universitas Jenderal Soedirman.

Preview	PDF (Cover) COVER-Muhammad Humam Arsyad-H1A015039-Skripsi-2019.pdf Download (4MB) | Preview
	PDF (Legalitas) LEGALITAS-Muhammad Humam Arsyad-H1A015039-Skripsi-2019.pdf Restricted to Repository staff only Download (4MB)
Preview	PDF (Abstrak) ABSTRAK-Muhammad Humam Arsyad-H1A015039-Skripsi-2019.pdf Download (4MB) | Preview
	PDF (BabI) BAB-I-Muhammad Humam Arsyad-H1A015039-Skripsi-2019.pdf Restricted to Repository staff only Download (4MB)
	PDF (BabII) BAB-II-Muhammad Humam Arsyad-H1A015039-Skripsi-2019.pdf Restricted to Repository staff only Download (4MB)
	PDF (BabIII) BAB-III-Muhammad Humam Arsyad-H1A015039-Skripsi-2019.pdf Restricted to Repository staff only Download (4MB)
	PDF (BabIV) BAB-IV-Muhammad Humam Arsyad-H1A015039-Skripsi-2019.pdf Restricted to Repository staff only Download (4MB)
	PDF (BabV) BAB-V-Muhammad Humam Arsyad-H1A015039-Skripsi-2019.pdf Restricted to Repository staff only Download (4MB)
Preview	PDF (Daftarpustaka) DAFTAR PUSTAKA-Muhammad Humam Arsyad-H1A015039-Skripsi-2019.pdf Download (4MB) | Preview
	PDF (Lampiran) LAMPIRAN-Muhammad Humam Arsyad-H1A015039-Skripsi-2019.pdf Restricted to Repository staff only Download (4MB)

Abstract

Open circuit merupakan kondisi dimana rangkaian terputus yang mengakibatkan arus dari sumber tidak mengalir menuju beban. Open circuit dalam inverter sumber arus merupakan kondisi yang harus dihindari. Hal ini karena kondisi tersebut akan menghasilkan tegangan tinggi yang dapat merusak komponen penskalaran. Oleh karena itu, perlu dilakukan penambahan rangkaian overlap guna memberikan waktu tunda outgoing saklar (saklar yang telah aktif) ketika beralih dari posisi ON ke OFF sehingga akan terjadi overlap (tumpang tindih antara saklar yang akan aktif dan saklar yang telah aktif). Hal ini untuk memastikan bahwa saklar yang akan aktif telah ON ketika outgoing saklar dalam posisi OFF. Pada penelitian ini, dilakukan variasi overlap time pada inverter sumber arus multilevel. Variasi ini diperlukan agar dapat dianalisis bagaimana pengaruh overlap time pada unjuk kerja CSI multilevel. Selain itu, dalam penelitian ini akan dijelaskan bagaimana meminimalisir efek negatif yang ditimbulkan oleh penambahan overlap time pada CSI multilevel. Pada pengujian overlap time CSI multilevel diberikan variasi overlap time dari 0 us hingga 5 us. Pada pengujian ini didapat bahwa semakin besar overlap time yang digunakan, semakin besar nilai THD dari arus keluaran inverter. Adapun untuk meminimalisir efek negatif dari pemberian overlap time, diberikan suatu kompensasi overlap time. Terdapat 2 metode dasar sebagai kompensasi yakni menggunakan total carrier segitiga dan menggunakan setengah dari total carrier segitiga. Selain itu digunakan pula metode kedua namun dengan beda fase antar segitiga sebesar 180. Pada masing-masing puncak bawah dari segitiga, diperpanjang sesuai besar kompensasi. Sehingga puncak bawah dari segitiga tersebut melewati DC offset semula dan mengcross-over segitiga yang ada dibawahnya. Dari metode-metode digunakan, metode dengan menggunkan setengah dari total carrier segitiga sangat efektif meminimalisir efek negatif dari pemberian overlap time yakni dapat menurunkan nilai THD dari gelombang keluran inverter.

Actions (login required)

View Item